2017/08/01 SPTS为扇出封装打造的PVD技术

然而，相对应的挑战和市场局势与制程流程步骤所面临的截然不同，并且市场也相当的分散多元化。 Yole Développement采访了奥宝科技Orbotech旗下SPTS Technologies 的执行副总裁兼总经理David Butler，了解他对市场和公司解决方案的看法。

(Source : Equipment and Materials forFan-Out Packaging, March 2017, Yole Développement)

Yole Développement：您能否介绍一下SPTS及其解决方案，特别是在PVD物理气相沉积技术的发展动态？

David Butler：SPTS是位于英国南威尔士州纽波特市，专为半导体产业生产PVD、CVD和蚀刻设备的制造商。我们隶属于Orbotech旗下，Orbotech是以色列为面板和PCB产业的制造制程和检测设备的厂商。 SPTS正在进行将传统的Orbotech产品（喷墨/ 3D打印和UV雷射解决方案）引入到封装应用的过程。我们在全球各地有约500名员工。

我们的产品系列包括：

• 介质CVD：我们的Delta®集群系统发展SiO、SiN和SiON膜等主要用于封装、MEMS、RF和LED市场的技术。我们专注于在低于200°C的晶圆温度下沉积具有低泄漏、高击穿强度的PECVD膜。

• 等离子体蚀刻：我们的Omega®和Mosaic®集群系统服务先进封装、MEMS、RF和LED市场。我们是MEMS 硅蚀刻的市场领导者，并拓展到硅穿孔TSV、硅穿孔露出via reveal、晶圆薄型化和最近的等离子切割等技术。

• 释放蚀刻：我们的Primaxx™系统是MEMS气相去除牺牲氧化硅的MEMS市场领导者，用于释放硅微结构。同样针对MEMS制造商，我们的Xactix™系统也使用氙气二氟化物来各向同性地蚀刻硅。

• 分子气相沉积（MVD®）：MVD®沉积非常薄且致密的层，用于微流体学中的润湿控制（ab-on-a-chip、微孔板），可植入设备上的钝化，生物兼容的表面涂层和需要的设备功能化表面涂层。

  
  喷墨/ 3D打印：Orbotech的数字积层打印解决方案，打印UV固化丙烯酸材料，为各种应用提供解决方案。系统可以在EMS、金属、PI、PBO、IC基板和阻焊剂上打印。

• 通过激光形成：Orbotech的Emerald™系列激光通孔形成系统通过TSV芯片级封装中的聚酰亚胺衬里通孔切割<30μm的孔。它通过专利的Multi-PathTechnology™技术同时深入八个方面的领域。

• PVD：我们的Sigma®集群系统用于电源、RF、MEMS和先进封装市场的各种应用。应用包括：

• 用于功率半导体的芯片前侧和后侧金属化。

• 用于滤波器和下一代MEMS的AlN和ScAlN压电层

• GaAs的前后金属

• 2.5V和3D封装中的TSV的阻障层与晶种层，使用长抛光PVD以达适度的纵横比，以及离子PVD用于最深的通孔。

• 用于先进封装的凸块下金属化（UBM）和再分配层（RDL）

我们的Sigma系统被前5大OSAT，以及许多领先的代工厂和IDM用于晶圆级封装。在扇出晶圆互连加工方面，我们是市场的领导者。

YD：设备制造商对扇出封装的具体需求是什么？在PVD技术方面？

DB：具体需求与任何晶圆级封装应用无异，使用扇出封装的公司需要低成本和高收益。我们面临的挑战是，随着材料和步骤的改变，继续以低成本提供高质量的镀膜。扇出处理为设备制造商带来许多挑战。与我们执行的多数应用相反，实际的金属沉积是直接的。扇出晶圆级封装（FOWLP）处理的棘手部分是芯片本身，以及您让其能准备好被成功金属化的处理步骤。

YD：你在PVD中看到哪些技术趋势？我们看到如何处理除气、温度和污染的不同解决方案。 SPTS在这种情况下如何定位自己？ 

DB：FOWLP仍然是一项相对较新的技术，今天晶圆厂的主要焦点是扩大可用市场，意味着推动成本降低，使得性能/成本在权衡之下可以处于扇入封装的合理范围内。更薄的基材或新材料并不会改变PVD供货商所面临挑战的本质，但也肯定不会使其更容易。然而，让我们在扇出PVD中排名第一的销售论据仍然非常相关：

•在高真空状态下进行多晶圆除气。扇出芯片是重构的基板，芯片嵌入芯片形环氧树脂模制基板内。这种环氧树脂和随后施加的旋涂电介质含有大量的水分和其他污染物，必须在沉积任何金属之前将其去除，否则将损害RDL与焊盘接触。晶圆除气是任何PVD制程常见的一环：所有PVD系统都支持简单的除气模块，依靠时间和温度来驱除水分。但FO晶圆特别不同 - 它们不耐高温。可以应用于FO晶圆的最高温度不超过130°C。在该温度下的单个芯片除气模块中，您将需要超过30分钟才能使该芯片充分除气，而这样的速度显然太慢。因此，我们开发了一种多晶硅除气模块MWD，它可以在高真空烘箱中垂直堆栈多达75个晶圆。单个芯片可能耗时30至40分钟才能被除气完成，但是由于所有的芯片都是并行处理的，所以每60到90秒就有一个“干”的芯片可以被继续加工处理。MWD连接到系统的高真空侧，这是很重要的一点。根据比较在真空和大气中除气的芯片的压力分析表明，当大气层的芯片除气时，回复真空状态较慢，而污染气体的分压较高。

•我们使用ICP（感应耦合等离子体）技术进行预清洁。预清洁可能是PVD制程中最关键的一步，您可以用Ar等离子体清洁焊盘。目标是创建一个原子级清洁的金属表面，以确保在最终沉积步骤中金属与金属的连接良好。对于绝大多数PVD封装，预清洁步骤非常正常，但是扇出需要更加留意。封装机在基板顶部沉积有机旋涂电介质是一大挑战。在蚀刻过程中，电介质上的“SKIN”被打开并释放一氧化碳。除非在该过程中进行管理，否则CO将污染焊盘，这就是为什么我们使用ICP技术。在ICP室中，用一个源产生等离子体，并且将低偏压施加到芯片以吸引蚀刻离子。其他溅射系统使用电容耦合反应器（CCP）进行预清洁，其中芯片电极产生等离子体并吸引蚀刻离子。晶圆上的偏差比我们的ICP高10倍左右。如图1所示，由芯片释放的CO的量随偏置电压而增加。在SE-LTX模块中，我们的ICP方法污染较少。

Figure 1:  FO wafers inthe Sigma® preclean module release less CO than in CCP 
(Source: SPTSTechnologies) 

•在我们的SE-LTX模块中进行原位in-situ粘贴更有效率。粘贴在预先清洁的模块之内是一个真正的后端流程，在前端晶圆厂中从未见过。粘贴是指将材料沉积在chamber furniture上，以“胶合”潜在的颗粒脱落层的做法。这是必需的，因为后端工厂使用有机电介质，随着时间的推移，富含碳的沉积物将积聚在preclean模块内的上，并开始剥落。若不是使用regular pasting，每生产不到1000个晶圆，该chamber就会需要进行一次PM预防保养。粘贴也有助于将背景的一氧化碳（CO）污染控制在低量。先进WLP技术中的所有PVD系统都在预清洁模块中进行粘贴，但是它们的粘贴方是不会都相同。

我们的主要竞争对手使用粘贴芯片。这些是涂覆一层金属(通常是铝)的芯片状基板（例如硅、陶瓷、钛）。其中某些被储存在PVD系统的前端并且以规则的间隔被处理到预清洁模块中，并且执行短蚀刻步骤以将薄层的粘贴金属沉积到chamber furniture上。然后将衬底传送回存储单元。糊剂的次要目的是使CO浓度降低，并且要有效，必须经常进行。实际上，在大批量生产中，我们的竞争对手必须每7到12个生产芯片做一次黏贴。这是一个很大的需求，大大降低了理论上的理想生产产量。

我们的SE-LTX模块使用in-situ 粘贴 - 当生产晶圆进行蚀刻时，chamber furniture 也在同时进行黏贴。这更有效率，并且因为它是在每一次回合进行黏贴，所以可以有效降低CO含量，这意味着电阻更低和更可重复。根据聚酰亚胺涂层的性质，我们可能会使用粘贴芯片，但很少使用，可能会在800至1,000个晶圆间隔。在我们的SE-LTX预清洗模块中使用的in-situ 粘贴是一种更有效率和效果的尘污染控制方式，而且电阻低又稳定。

YD：扇出封装有相当多种类型，SPTS如何应对管理这多样性？

DB：芯片级的基本差异如面向上或面向下等，对于PVD步骤无关紧要。而在互连过程，不同FO类型的挑战其实只在除气和翘曲的数量，我们可以在Sigma®的过程中进行管理。

YD：您如何看待未来的Fan-Out封装市场的成长趋势？它将如何影响设备投资？

DB：我对FOWLP市场非常乐观。从台积电去年的量产，我们看到了扇出技术的第一大突破。我认为今年FO的产能只会略有上升，主要是因为传统封装的供货商已经降低成本来尝试保持其市占率。不过，从2018年开始，我们将会看到FO采用率的飙升，起因为成本的下降和性能的提升。随着其他应用处理器公司转换到FO格式，最大的增长将在高密度部分。我看到高通公司和联发科Mediatek公司的最新动态，他们将把7nm的订单需求转向台积电，这是FO下一阶段投资的正向信号。另一个有趣的争夺战将是高性能计算（HPC），高密度扇出将与2.5D重迭。我期待许多应用，并且预期HDFO将赢得胜利。

YD：扇出封装面板是业界降低成本的新热门话题。你认为它未来会有市场吗？SPTS是否有计划投入？

DB：SPTS不打算涉足面板扇出技术领域。我们两年前作出了专注于晶圆级FO的决定，至今我仍然认为这对我们来说是正确的决定。我们的母公司Orbotech采取不同的观点，并与面板开发者保持密切往来。 Orbotech是平面面板和PCB市场的设备供货商，所以面板型式的封装对他们而言相当熟悉。我认为低密度FO应用的面板会有市场;或许最多是10/10 um line/space及 1 层RDL。Codec devices是面板FO供货商可以支持服务的一个例子。

未来几年占有主要市场量的高密度FO将会是在晶圆，而不是面板上。我在大约3年前得出了这个结论，至今也没有改变想法。面板上高密度封装的挑战很多：翘曲、尘污染、短路和断路、多重连接级别等都是。此外，因为一条500x500mm面板产线所提供的庞大产量，面板FO的经济性也让销售变得困难。虽然我可以预见第一个投入生产者有成功机会，但我会顾虑接着加入的厂商将找不到足够的产品来维持(产线)繁忙。

对于设备供货商，制造全新的面板封装系统相当冒险。除了没有标准的基板尺寸外，如果面板式FO的采用率维持在一个合理范围，那么只需要少量的生产设备即可满足全球需求的产量。以这样的销售数字，设备商要能获利非常困难。

YD：在未来3年我们可以期待SPTS有哪些动作？

DB：在封装方面，我们将扩大各产品线的市场份额，并将增加我们产品组合的多样性。我预期公司业务在我们所着重的所有细分市场中皆有所成长，包括随着HPC应用在AI和机器学习领域的出现，最终将会变得非常重要的硅穿孔TSV技术。等离子体切割plasma dicing将成为成熟发展的die切割成型方法，并且将是分离在非常薄的硅片上制造的组件的最佳方式。我们还将看到等离子切割在非硅领域中明显的被采用趋势：GaAs、GaN、甚至可能包括InP。而随着成本下降到与线路接合技术几乎相等， WLP在200mm的需求也将成长。

在封装以外，随着5G的上线，对RF的需求将再次激增，同时意味着GaAs PA供货商和BAW / SAW滤波器制造商的预期会有强势的成长。在18个月左右的时间里，MEMS将从手机以外的应用，如汽车、IoT，BioMEMS等获得成长动能。低压压电振荡器low voltagepiezo MEMS对于个人/智能型助理中的麦克风数组以及可穿戴装置的重要性将增加。无人驾驶车辆将需要更精确的惯性传感器，带动plasma等离子体的需求。

功率半导体将继续快速增长，主要由电动车、国家级的奖励节能措施和可再生能源驱动。我认为更多的功率半导体制造商将把他们的设计转移到300mm，这刚好与我们的某些核心优势相符。

David Butler目前担任SPTS Technologies的执行副总裁兼总经理，负责SPTS领先业界的蚀刻和沈积制程解决方案的产品管理和市场营销以及与SPTS行政级客户关系管理。在这之前，David担任产品和企业营销副总裁，负责SPTS全系列PVD、Etch、CVD和热能产品的所有营销工作。 David在半导体资产设备及相关产业拥有二十多年的经验，1988年加入Electrotech担任高级制程工程师，随后转换到PVD产品营销部门。 2004年，他担任Trikon的PVD / Etch / CVD产品营销总监，Aviza与Trikon并购后，成为Aviza Technology旗下三个产品线的营销副总裁。